ssb-200 mobile01的問題，透過圖書和論文來找解法和答案更準確安心。 我們找到下列包括賽程、直播線上看和比分戰績懶人包

應用大數據與分析網路程序法建構智慧永續城市評估模型之研究

為了解決ssb-200 mobile01的問題，作者楊文靜 這樣論述：

近年來，永續都市與智慧城市概念被視為解決都市化問題之重要方法，全球都市因而將其列為未來發展目標，隨著上述策略之實施，相關城市評估工具之建構有其必要。然而，永續都市評估模型多注重環境及社會層面之評估，智慧城市則更重視經濟及社會層面指標，故應以「智慧永續城市」建構評估模型將更為全面。另一方面，大數據（Big Data）使規劃者能針對各種來源蒐集所得之大量資料進行判讀與應用，在此契機下，以分析大數據所得之指標動態預測作為客觀依據進行模型之建構，能增加城市評估之準確性，對於都市規劃策略之研擬將更具意義。本研究將以大數據為基礎，建構符合未來情境之都市智慧永續評估模型並進行模型驗證及評分。首先，本文進行

文獻回顧整合永續發展與智慧城市評估架構，歸納出適合指標，並採用模糊德爾菲法（Fuzzy Delphi Technique, FDT）篩選出較為重要的智慧永續指標。再來，結合資料探勘技術（Data Mining）與分析網路程序法（Analytic Network Process, ANP）預測都市智慧永續指標未來變化率並研擬其考量未來情境之優先順序。最後，針對臺北市與新加坡市進行都市智慧永續評估模型之實證分析，望能驗證模型妥適性並提出相關建議，促進兩地都市發展之交流，達成我國新南向政策之主軸，並作為決策者進行規劃之借鏡。

K-Band傳收器之互補式金氧半前端關鍵積體電路設計與分析

為了解決ssb-200 mobile01的問題，作者王文傑 這樣論述：

本論文分別闡述兩個使用電流操作模式的射頻(Radio Frequency, RF)前端電路，以及使用45奈米Planar Bulk CMOS電晶體製作的低雜訊放大器(Low Noise Amplifier, LNA)，這些電路的操作頻率皆位在K頻段上。論文主要包含下列三個部分：(1)設計與分析一個操作在$K$頻段的電流操作模式(Current-Mode) CMOS接收機(Receiver)前端電路；(2)設計與分析一個操作在$K$頻段的電流操作模式CMOS傳送機(Transmitter)前端電路；(3)使用45奈米Planar Bulk CMOS之製程技術，以及Wafer-Level Pac

kage (WLP)技術所製作的高$Q$值Above-IC電感，完成設計$K$頻段之低雜訊放大器。本論文第二章提出一個CMOS電流操作模式射頻接收機前端電路，此接收機前端電路主要由一個電流操作模式的低雜訊放大器以及一個電流操作模式的降頻混波器所組成，此接收機前端電路使用0.13-μm 1P8M CMOS製程技術實現，並可適用在24-GHz的頻段上操作。量測結果顯示此接收機的轉換增益(Conversion Gain)為11.3 dB，雜訊指數(Noise Figure，NF)為14.2dB，等效輸入端之增益1-dB壓縮點(IP-1dB)為-13.5 dBm，等效輸入端之三階互調失真點(PIIP3

)為-1 dBm。當低雜訊放大器的工作電壓使用0.8伏特，以及降頻混波器的電壓使用1.2伏特時，此接收器總共消耗27.8 mW。接收機的晶片面積為1.45 × 0.72mm2，此晶片面積包含了測試用的銲墊(Pad)。由實驗的結果分析得知，本論文所提出的電流操作模式的降頻混波器電路可以操作在K頻段，操作在低電壓下，並可達到低功率消耗的特性。此外，此一整合了電流操作模式的降頻混波器以及低雜訊放大器的接收器前端電路具有低電壓操作以及低功率消耗的特點。本論文第三章提出一個CMOS電流操作模式射頻傳送機前端電路，此傳送機前端電路主要由一個電流操作模式的升頻混波器、一個電流操作模式的基頻(Baseband

)緩衝電路、一個電壓控制震盪器，以及一個本地震盪訊號之緩衝器電路(VCO Buffer)。此傳送機前端電路使用0.13-μm 1P8M CMOS製程技術實現，並可適用在24-GHz的頻段上操作。量測結果顯示此傳送機的轉換增益為-5 dB，雜訊指數為12.7 dB，等效輸入端之增益1-dB壓縮點為-22 dBm，等校輸入端之三階互調失真點為-9.6 dBm。等效輸出端之增益1-dB壓縮(OP-1dB)點為-28 dBm，等效輸入端之三階互調失真點(POIP3)為-14.6 dBm。整合於此傳送機中的電壓控制震盪器，可提供頻率從20.8 GHz至22.7 GHz的本地震盪訊號，當電壓控制震盪器的在

輸出頻率為22.7 GHz時，在10 MHz偏移頻率的條件下，其相位雜訊(Phase Nose)為-108 dBc/Hz。當工作電壓使用1伏特時，此傳送機前端電路總共消耗11.7 mW。其中，電流操作模式的升頻混撥器消耗3.1 mW，電壓控制震盪器消耗2.2 mW，本地震盪訊號之緩衝器電路消耗3.3 mW，電流操作模式的中頻放大電路消耗3.1 mW。此接收機的的晶片面積為1.5 × 1.1 mm2，此晶片面積包含了測試用的銲墊。由實驗的結果分析得知，本論文所提出的電流操作模式的升頻混波器電路可以操作在$K$頻段，操作在低電壓下，並可達到低功率消耗的特性。此外，此一整合了電降流操作模式的升頻混波

器、基頻緩衝電路、電壓控制震盪器，以及本地震盪訊號之緩衝器電路的傳送器前端電路具有低電壓操作以及低功率消耗的特點。由本論文所提出的接收器前端電路以及傳送器前端電路的實驗結果分析得知，電流操作模式的電路設計方法可運用在設計射頻積體電路，並具有低功率消耗的特點。此外，電流操作模式的電路設計方法更具有低電壓操作的特點，對於運用先進奈米CMOS製程技術來設計射頻積體電路具有相當大的潛力。除了探討電流操作模式在射頻積體電路的可行性之外，本論文第四章分析與比較45奈米CMOS製程中之Planar Bulk以及FinFET電晶體元件之特性。並利用45奈米Planar Bulk CMOS之製程技術，以及WLP

技術所製作的高Q值Above-IC電感，成功地實現兩個操作於$K$頻段之高性能低雜訊放大器。經量測驗證後，單端一級Cascode架構的低雜訊放大器的中心操作頻率為23 GHz，其增益為7.1 dB，雜訊指數為4 dB，等效輸入端之增益1-dB壓縮點為-9.5 dBm，等效輸入端之三階互調失真點為+2.5 dBm。在工作電壓為1伏特的條件下，功率消耗為3.6 mW。此單端一級Cascode架構的低雜訊放大器的晶片面積為0.72 × 1.12 mm2，此晶片面積包含了測試用的銲墊。除此之外，單端兩級串接的Cascode架構的低雜訊放大器的中心操作頻率為23.4 GHz，其增益為11.6 dB，雜訊

指數為4.4 dB，等效輸入端之增益1-dB壓縮點為-16 dBm，等效輸入端之三階互調失真點為-4.2 dBm。在工作電壓為1伏特的條件下，功率消耗為9.3 mW。此單端兩級串接的Cascode架構的低雜訊放大器的晶片面積為1.28 × 1.12 mm2，此晶片面積包含了測試用的銲墊。本章所提出的兩個低雜訊放大器，為第一個成功的使用45奈米Planar Bulk CMOS製程，實現操作於$K$頻段的低雜訊放大器；此外，透過使用Figure-of-Merit (FOM)進行綜合效能評比，與已發表的操作在相同頻率的CMOS低雜訊放大器相互比較後，所設計的單端一級Cascode架構的低雜訊放大器，

為當前性能最佳的低雜訊放大器，其FOM值可達到15.2 GHz。